Subversion Repositories Vertical

//vertical verilog

module EXNORA ( A,B,X);

  input a;

  input b;

  output x;

endmodule

module INVB (X,A);

  input a;

  output x;

endmodule

module rpl_sub_n5_3 ( A, B, SUM );

input  [4:0] A;

input  [4:0] B;

output [4:0] SUM;

    wire \B[3] , n50, n51, n52, n53, n40, n54, n41, n55, n42, n43, n44, n45, 

        n46, n47, n48, n49, n38, n39;

    EXNORA U7 ( .X(SUM[1]), .A(n48), .B(n54) );

    EXNORA U8 ( .X(SUM[3]), .A(n41), .B(n47) );

// vertical exec write acf all.acf

    INVB U9 ( .X(n46), .A(B[1]) );

    AO21H U20 ( .X(n38), .A(n50), .B(n54), .C(n39) );

    AOI21H U21 ( .X(SUM[4]), .A(n47), .B(n38), .C(n49) );

    NAN2H U22 ( .X(n40), .A(n45), .B(n42) );

    AOI21H U23 ( .X(n41), .A(n50), .B(n54), .C(n40) );

    AOI22 U10 ( .X(n44), .A(n54), .B(n55), .C(n46), .D(A[1]) );

    OA21H U24 ( .X(n50), .A(A[0]), .B(n52), .C(n53) );

    NAN2B U11 ( .X(n42), .A(n43), .B(A[2]) );

    OR2H U25 ( .X(n55), .A(n52), .B(A[0]) );

    NAN3H U12 ( .X(n45), .A(A[1]), .B(n53), .C(n46) );

    INVB U13 ( .X(n51), .A(A[3]) );

    EXNORA U14 ( .X(n53), .A(A[2]), .B(B[2]) );

    INVB U15 ( .X(n43), .A(B[2]) );

    INVB U16 ( .X(n48), .A(n55) );

    AO21H U17 ( .X(SUM[0]), .A(A[0]), .B(n52), .C(n48) );

    INVB U18 ( .X(n52), .A(B[0]) );

    NOR2B U19 ( .X(n49), .A(n51), .B(\B[3] ) );

    BUF2 U2 ( .X(\B[3] ), .A(B[3]) );

    EXNORA U3 ( .X(SUM[2]), .A(n44), .B(n53) );

    EXNORH U4 ( .X(n54), .A(A[1]), .B(B[1]) );

    NAN2B U5 ( .X(n39), .A(n45), .B(n42) );

    EXORA U6 ( .X(n47), .A(\B[3] ), .B(n51) );

endmodule

//vertical end;